Journal de bord – (Équipe 1)

Cours : GEN1333 – Conception de circuits intégrés
Professeur : Michel Saydé
Équipe 1 :

- **Bekobo Nguedi Ariel Toussaint**
- **Fotso Kouam Patrick Lagrace**
- **Noubouossie Dakin Blair**
- **Tahoc Wokam Durrice Lea**

Projet : Conception du registre AR multifonction (4 bits)

Séance 1 – Compréhension du projet et analyse

Date : Mardi 24 février 2026
Participants : Tous

Objectif :
Comprendre le rôle du registre AR et analyser les opérations demandées.

Travail réalisé :

- Lecture du cahier des charges
- Analyse des signaux (m0, m1, m2, e0–e3, Clock)
- Étude des opérations spécifiques de l'équipe 1 :
    - Hold
    - Décalage gauche
    - Reset
    - Décrémentation par 3
    - Chargement parallèle

Contribution :

- **Durrice Lea** : explication globale + interprétation du tableau des opérations

- **Ariel** : recherche sur les FSM de Moore
- **Patrick** : analyse des signaux d'entrée/sortie
- **Blair** : prise de notes et structuration

Décisions :

- Implémentation en FSM de Moore
- Description en VHDL comportementale

Séance 2 – Conception RTL et FSM

Date : Mercredi 25 février 2026

Objectif :
Modéliser le registre sous forme de FSM.

Travail réalisé :

- Construction de l'organigramme

Contribution :

- **Blair**: conception principale de la FSM
- **Ariel** : validation logique des transitions
- **Patrick et Durrice Lea**: mise au propre de l'organigramme

Problèmes :

- Difficulté à organiser plusieurs opérations dans un seul process

Solution :

- Utilisation d'une structure conditionnelle hiérarchisée

Séance 3 – Codage VHDL

Date : vendredi 27 février 2026

Objectif :
Implémenter le registre en VHDL synthétisable.

Travail réalisé :

- Écriture du code RTL

- Implémentation des opérations :
    - Hold
    - Shift left
    - Reset
    - Décrémentation
    - Load

Contribution :

- **Patrick** : validation du fonctionnement attendu
- **Blair** : documentation du code
- **Durrice Lea** : développement principal du code VHDL
- **Ariel** : relecture et correction

Problèmes :

- Gestion du décrément par 3 sur 4 bits
- Erreurs de syntaxe

Solution :

- Ajustement des opérations arithmétiques
- Correction du process synchrone

Séance 4 – Simulation fonctionnelle (Pré-projet)

Date : Samedi 28 février 2026

Objectif :
Valider le comportement du registre et déposer le préprojet

Travail réalisé :

- Création du test Bench
- Simulation avec NCLaunch
- Vérification des résultats pour chaque combinaison

Contribution :

- **Durrice Lea** : conception du test Bench et rédaction du rapport du préprojet
- **Ariel** : analyse des résultats et rédaction du rapport du préprojet
- **Patrick** : vérification des cas de test et rédaction du rapport du préprojet
- **Blair** : Simulation et rédaction du rapport du préprojet

Problèmes :

- Aucun

Avancement : 70%

Séance 5 – Synthèse RTL

Date : Mardi 24 mars 2026

Objectif :
Passer du RTL au niveau portes logiques.

Travail réalisé :

- Analyse des résultats de synthèse

Contribution :

- **Ariel** : interprétation des résultats
- **Patrick** : vérification des contraintes
- **Durrice Lea** : exécution de la synthèse
- **Blair** : organisation des fichiers

Problèmes :

- Warnings de synthèse

Solution :

- Ajustement du code VHDL

Séance 6 – Simulation post-synthèse, Placement et Routage

Date : Mardi 31 mars 2026

Objectif :
Implémentation physique du circuit.

Travail réalisé :

- Placement des cellules
- Routage

Contribution :

- **Patrick** : vérification du layout
- **Blair** : captures et documentation
- **Ariel** : analyse timing
- **Durrice Lea** : exécution principale

Problèmes :

- Contraintes de timing

Solution :

- Optimisation du design

Séance 7 – Simulation post P&R et finalisation

Date : Jeudi 02 avril 2026

Objectif :
Validation finale du circuit.

Travail réalisé :

- Simulation post-layout
- Vérification finale
- Finalisation du rapport

Contribution :

- **Blair** : organisation des annexes
- **Durrice Lea** : validation finale
- **Ariel** : relecture
- **Patrick** : mise en forme

Décisions :

- Validation du design final

Erreurs et solutions

Les erreurs rencontrées lors des différentes étapes du projet n'ont malheureusement pas toutes été capturées directement depuis le terminal (bash), par oubli. Les captures présentées ci-dessous proviennent principalement des échanges avec un modèle de langage (LLM – *Large Language Model*), utilisé comme outil d'aide à la compréhension et à la correction des problèmes rencontrés.

Les erreurs les plus élémentaires, notamment celles liées à la syntaxe ou à des fautes de saisie, n'ont pas été retenues dans cette documentation. Seules les erreurs jugées les plus pertinentes et significatives pour la compréhension du processus de conception ont été présentées.

Durant la réalisation du projet, plusieurs erreurs liées à l'environnement de travail, à l'utilisation des commandes ainsi qu'à la gestion des fichiers ont été rencontrées. La majorité de ces problèmes provenait d'une configuration inadéquate des outils Cadence ou d'une mauvaise utilisation des commandes. Après correction, toutes les étapes du flot de conception ont pu être exécutées correctement, permettant d'obtenir des résultats cohérents, ainsi qu'une simulation et une implémentation fonctionnelles du circuit.

1. Fichier de bibliothèque introuvable

Problème :


```
ncvlog: *E,COFILE: cannot open source file './tcbn65gplus.v'
```

Cause :
Le fichier de bibliothèque standard n'était pas présent dans le répertoire.

Solution :
Copie du fichier depuis Moodle

```
cp /CMC/.../tcbn65gplus.v
```

2. Cellules non reconnues (erreurs CUVMUR)



Problème :

```
instance ... of design unit 'DFQD1' is unresolved
```

Cause :
Les cellules standards (flip-flops, portes logiques) ne sont pas définies → bibliothèque non compilée.

Solution :
Compiler la bibliothèque AVANT le design :

```
ncvlog tcbn65gplus.v
```

3. Commande ncsdfc introuvable

```
[tahd02@stc-server ~/gen1333]$ cd
Simulation_Post_Placement
[tahd02@stc-server Simulation_Post_Placement]$ nano
sdf.cmd
[tahd02@stc-server Simulation_Post_Placement]$ ncsdfc
ar_register_pr.sdf
ncsdfc: Command not found.
[tahd02@stc-server Simulation_Post_Placement]$ mkdir
nclaunch
[tahd02@stc-server Simulation_Post_Placement]$ cp
/CMC/kits/tsmc_65nm_libs/tcbn65gplus_200a/TSMCHOME
/digital/Front_End/verilog/tcbn65gplus_140b/tcbn65gplus.
v ~/gen1333/TP5a/
cp: cannot create regular file
'/home/tahd02/gen1333/TP5a/': Not a directory
[tahd02@stc-server Simulation_Post_Placement]$ cp
/CMC/kits/tsmc_65nm_libs/tcbn65gplus_200a/TSMCHOME
/digital/Front_End/verilog/tcbn65gplus_140b/tcbn65gplus.
v ~/gen1333/TP5a/
cp: cannot create regular file
```

Problème :

```
ncsdfc: Command not found
```

Cause :
Environnement Cadence non chargé.

Solution :

```
source ~/bin/nc.csh
```

4. Erreur lors du tar

```
[tahd02@stc-server Simulation_Post_Placement]$ tar -zcvf
Simulation_Post_Placement.tar.gz
Simulation_Post_Placement
tar: Simulation_Post_Placement: Cannot stat: No such file
or directory
tar: Exiting with failure status due to previous errors
[tahd02@stc-server Simulation_Post_Placement]$
```

Problème :


```
tar: Cannot stat: No such file or directory
```

Cause :
Commande exécutée dans le mauvais répertoire.

Solution :
Se placer dans le bon dossier :

```
cd ~/gen1333
tar -zcvf Simulation_Post_Placement.tar.gz Simulation_Post_Placement
```

5. Erreur restoreDesign



Problème :

```
Option "<design>" is required
```

Cause :
Commande incomplète.

Solution :

```
restoreDesign AR_register.dat AR_register
```

6. Avertissements SDF (SDFNEP)

```
Design Systems, Inc.
ncelab: *W,SDFNEP: Unable to annotate to non-existent
path (IOPATH (posedge A) S) of instance
AR_register.g781__2391 of module HA1D0
<./ar_register_pr.sdf, line 471>.
ncelab: *W,SDFNEP: Unable to annotate to non-existent
path (IOPATH (negedge A) S) of instance
AR_register.g781__2391 of module HA1D0
<./ar_register_pr.sdf, line 472>.
ncelab: *W,SDFNEP: Unable to annotate to non-existent
path (IOPATH (posedge B) S) of instance
AR_register.g781__2391 of module HA1D0
<./ar_register_pr.sdf, line 476>.
ncelab: *W,SDFNEP: Unable to annotate to non-existent
path (IOPATH (negedge B) S) of instance
AR_register.g781__2391 of module HA1D0
<./ar_register_pr.sdf, line 477>.
      SDF statistics: No. of Pathdelays = 247  Annotated =
99.19% -- No. of Tchecks = 18  Annotated = 100.00%
[tahd02@stc-server Simulation_Post_Placement]$ ncelab -
work worklib -cdslib cds.lib -access +wc -sdf_cmd_file
```

Problème :

`Unable to annotate to non-existent path`

Cause :
Certains chemins ne correspondent pas exactement entre netlist et SDF.

Solution :
Aucune correction nécessaire → warnings non bloquants
Le taux d'annotation reste élevé (~99%)